老曦子博客

library IEEE;
use IEEE.std_logic_1164.all;

ENTITY gamma_corrector IS
    PORT (
        din_data    : IN STD_LOGIC_VECTOR (7 DOWNTO 0);
        din_valid    : IN STD_LOGIC;
        dout_ready    : IN STD_LOGIC;
        gamma_lut_av_address    : IN STD_LOGIC_VECTOR (8 DOWNTO 0);
        gamma_lut_av_chipselect    : IN STD_LOGIC;
        gamma_lut_av_write    : IN STD_LOGIC;
        gamma_lut_av_writedata    : IN STD_LOGIC_VECTOR (7 DOWNTO 0);
        gamma_lut_test_writeack    : IN STD_LOGIC;
        clock    : IN STD_LOGIC;
        reset    : IN STD_LOGIC;
        din_ready    : OUT STD_LOGIC;
        dout_data    : OUT STD_LOGIC_VECTOR (7 DOWNTO 0);
        dout_valid    : OUT STD_LOGIC;
        gamma_lut_av_readdata    : OUT STD_LOGIC_VECTOR (7 DOWNTO 0);
        gamma_lut_test_writetog    : OUT STD_LOGIC
    );
END gamma_corrector;

ARCHITECTURE SYN OF gamma_corrector IS

attribute altera_attribute : string;

attribute altera_attribute of SYN: ARCHITECTURE is "suppress_da_rule_internal=z100";

    COMPONENT gamma_corrector_gam
    PORT (
        din_data    : IN STD_LOGIC_VECTOR (7 DOWNTO 0);
        din_valid    : IN STD_LOGIC;
        dout_ready    : IN STD_LOGIC;
        gamma_lut_av_address    : IN STD_LOGIC_VECTOR (8 DOWNTO 0);
        gamma_lut_av_chipselect    : IN STD_LOGIC;
        gamma_lut_av_write    : IN STD_LOGIC;
        gamma_lut_av_writedata    : IN STD_LOGIC_VECTOR (7 DOWNTO 0);
        gamma_lut_test_writeack    : IN STD_LOGIC;
        clock    : IN STD_LOGIC;
        reset    : IN STD_LOGIC;
        din_ready    : OUT STD_LOGIC;
        dout_data    : OUT STD_LOGIC_VECTOR (7 DOWNTO 0);
        dout_valid    : OUT STD_LOGIC;
        gamma_lut_av_readdata    : OUT STD_LOGIC_VECTOR (7 DOWNTO 0);
        gamma_lut_test_writetog    : OUT STD_LOGIC
    );

    END COMPONENT;

BEGIN

    gamma_corrector_gam_inst : gamma_corrector_gam
    PORT MAP (
        din_data  =>  din_data,
        din_ready  =>  din_ready,
        din_valid  =>  din_valid,
        dout_data  =>  dout_data,
        dout_ready  =>  dout_ready,
        dout_valid  =>  dout_valid,
        gamma_lut_av_address  =>  gamma_lut_av_address,
        gamma_lut_av_chipselect  =>  gamma_lut_av_chipselect,
        gamma_lut_av_readdata  =>  gamma_lut_av_readdata,
        gamma_lut_av_write  =>  gamma_lut_av_write,
        gamma_lut_av_writedata  =>  gamma_lut_av_writedata,
        gamma_lut_test_writeack  =>  gamma_lut_test_writeack,
        gamma_lut_test_writetog  =>  gamma_lut_test_writetog,
        clock  =>  clock,
        reset  =>  reset
    );

END SYN;

由于手里的项目需要用到这个芯片，所以把简单的使用方法记录下来。

我的工作简单来讲就是接收DVI信号，然后用以太网发送出去，其中用到了TFP403PZP。

TFP403PZP的其他管脚就不多说了，数据手册里面很明了。

下面把要用到的TFP403PZP输出管脚说明一下。

我要用到的一共是28个脚，分别是，QE[0..23]为24位的pixel信号和HSYNC\VSYNC\DE以及ODCK。

HSYNC就是行同步信号，VSYNC为场同步信号。

DE有两个状态，High和Low。

High：Active display time

           only pixed data

           这个状态就是像素数据传输，没有其他。

Low：Blank time

          only HSYNC VSYNC

          这个状态就是场行数据传输，没有其他。

ODCK：output data clock--Dixel clock

            All pixel outputs along with DE,HSYNC,VSYNC.

            像素同步时钟。

能用到的就是以上一个管脚。

由于最近要搞定DVI接口，处理视频信号，需要DVI资料。

可是在网上找了好久都没有找到，拿出来共享了~

希望能够帮助有需要的朋友。

点击下载：